- 1-1第一節(jié) 馮&8226;諾依曼結(jié)構(gòu)主要思想
- 1-2第二節(jié) 現(xiàn)代計(jì)算機(jī)結(jié)構(gòu)模型及工作原理
- 1-3第三節(jié) 從機(jī)器語(yǔ)言到高級(jí)編程語(yǔ)言
- 1-9第四節(jié) 程序的開發(fā)和執(zhí)行及其支撐環(huán)境
- 1-10第五節(jié) 現(xiàn)代計(jì)算機(jī)系統(tǒng)的層次結(jié)構(gòu)
- 2-1計(jì)算機(jī)性能評(píng)價(jià)
- 3-1第一節(jié) 總線的基本概念
- 3-2第二節(jié) 總線的分類及組成
- 3-3第三節(jié) 總線的特性和性能指標(biāo)
- 3-4第四節(jié) 總線結(jié)構(gòu)
- 3-5第五節(jié) 總線裁決控制
- 3-6第六節(jié) 總線通信控制
- 3-7本章總結(jié)
- 4-1第一節(jié) 存儲(chǔ)器概述
- 4-2第二節(jié) 半導(dǎo)體存儲(chǔ)器
- 4-3第三節(jié) 只讀存儲(chǔ)器ROM
- 4-4第四節(jié) 主存與CPU的連接
- 4-5第五節(jié) Cache與程序訪問的局部性
- 4-6第六節(jié) Cache與主存之間的映射方式
- 4-7第七節(jié) Cache替換算法
- 4-8第八節(jié) Cache寫策略和其他設(shè)計(jì)問題
- 4-9第九節(jié) 磁盤存儲(chǔ)器
- 4-10第十節(jié) 虛擬存儲(chǔ)器的引入
- 4-11第十一節(jié) 虛擬存儲(chǔ)器的實(shí)現(xiàn)
- 4-12本章總結(jié)
- 5-1第一節(jié) I O系統(tǒng)概述
- 5-2第二節(jié) 外部設(shè)備
- 5-3第三節(jié) I O接口
- 5-4第四節(jié) 程序直接控制方式
- 5-5第五節(jié) 程序中斷控制方式
- 5-6第六節(jié) DMA方式
- 5-8本章總結(jié)
- 6-1第一節(jié) 整數(shù)的表示
- 6-2第二節(jié) 浮點(diǎn)數(shù)的表示
- 6-3第三節(jié) 非數(shù)值數(shù)據(jù)的表示和數(shù)據(jù)的排列存放
- 6-4第四節(jié) 數(shù)據(jù)的校驗(yàn)
- 6-5第五節(jié) 計(jì)算機(jī)中的運(yùn)算概述
- 6-6第六節(jié) 定點(diǎn)加 減 乘運(yùn)算
- 6-7第七節(jié) 定點(diǎn)除運(yùn)算
- 6-8第八節(jié) 浮點(diǎn)數(shù)運(yùn)算
- 6-9本章總結(jié)
- 7-1第一節(jié) 指令系統(tǒng)設(shè)計(jì)和操作數(shù)
- 7-2第二節(jié) 尋址方式
- 7-3第三節(jié) 指令格式及其舉例
- 7-4第四節(jié) IA-32指令系統(tǒng)舉例
- 7-5第五節(jié) MIPS指令系統(tǒng)舉例
- 7-6第六節(jié) MIPS對(duì)過程調(diào)用的支持
- 8-1第一節(jié) 數(shù)據(jù)通路和時(shí)序控制
- 8-2第二節(jié) 總線式數(shù)據(jù)通路
- 8-3第三節(jié) MIPS單周期數(shù)據(jù)通路
- 8-4第四節(jié) MIPS單周期控制器設(shè)計(jì)
- 8-5第五節(jié) MIPS多周期數(shù)據(jù)通路概述
- 8-6第六節(jié) MIPS多周期數(shù)據(jù)通路設(shè)計(jì)
- 8-7第七節(jié) 硬連線路控制器設(shè)計(jì)
- 8-8第八節(jié) 微程序設(shè)計(jì)基本原理
- 8-9第九節(jié) 微指令格式設(shè)計(jì)
- 8-10第十節(jié) 微地址確定方式
- 8-11第十一節(jié) 中斷和異常處理概述
- 8-12第十二節(jié) MIPS帶異常處理的數(shù)據(jù)通路設(shè)計(jì)
- 8-13第十三節(jié) MIPS流水線數(shù)據(jù)通路設(shè)計(jì)
- 8-14第十四節(jié) MIPS流水線控制器
- 8-15本章總結(jié)
