課程簡(jiǎn)介

完整課程目錄

一、計(jì)算機(jī)系統(tǒng)概述

• 1.2 初識(shí)計(jì)算機(jī)和存儲(chǔ)程序

• 1.2 五大功能部件

• 1.2 馮諾伊曼計(jì)算機(jī)以及現(xiàn)代計(jì)算機(jī)

• 1.2 存儲(chǔ)程序工作方式（必看）

• 1.2 從源程序到可執(zhí)行文件（必看）

• 1.2 軟件硬件以及層次結(jié)構(gòu)

• 1.3 機(jī)器字、指令字、存儲(chǔ)字

• 1.3 時(shí)鐘周期、主頻

• 1.3 CPI與CPU執(zhí)行時(shí)間

• 1.3 IPS MIPS IPC

• 1.3 與存儲(chǔ)性能相關(guān)的指標(biāo)

• 1.3 其他性能指標(biāo)

二、數(shù)據(jù)表示與運(yùn)算

• 2.1 進(jìn)位計(jì)數(shù)法（一）

• 2.1 進(jìn)位計(jì)數(shù)法（二）

• 2.1 真值vs機(jī)器數(shù) 定點(diǎn)數(shù)vs浮點(diǎn)數(shù)

• 2.1 原碼表示法（定點(diǎn)整數(shù)）

• 2.1 模運(yùn)算與補(bǔ)碼（定點(diǎn)整數(shù)）

• 2.1 補(bǔ)碼總結(jié)（定點(diǎn)整數(shù)）

• 2.1 反碼以及原反補(bǔ)相互轉(zhuǎn)換

• 2.1 移碼表示法（定點(diǎn)整數(shù)）

• 2.1 機(jī)器數(shù)與真值的單調(diào)性

• 2.1 無符號(hào)數(shù)（定點(diǎn)整數(shù)）

• 2.1 定點(diǎn)小數(shù)

• 2.1 C語言中的整型數(shù)據(jù)類型

• 2.1 有符號(hào)數(shù)和無符號(hào)數(shù)的轉(zhuǎn)換

• 2.1 不同字長(zhǎng)整數(shù)之間的轉(zhuǎn)換

• 2.2 邏輯運(yùn)算以及邏輯門

• 2.2 半加器/全加器/串行進(jìn)位加法器

• 2.2 補(bǔ)碼加減法運(yùn)算（練習(xí)必做）

• 2.2 補(bǔ)碼的溢出判斷

• 2.2 模4補(bǔ)碼與補(bǔ)碼溢出例題（必做）

• 2.2 整數(shù)加減運(yùn)算器

• 2.2 標(biāo)志位的生成（重點(diǎn) OF SF CF ZF）

• 2.2 標(biāo)志位的應(yīng)用（練習(xí)必做）

• 2.2 邏輯移位與算術(shù)移位

• 2.2 乘法運(yùn)算原理（非重點(diǎn) 偏難 選看）

• 2.2 乘法運(yùn)算電路（非重點(diǎn)）

• 2.2 乘法運(yùn)算手算（非重點(diǎn) 選看）

• 2.2 原碼除法的基本原理

• 2.2 除法運(yùn)算電路

• 2.3 浮點(diǎn)數(shù)的表示（例題必做）

• 2.3 浮點(diǎn)數(shù)的表示范圍與上溢下溢

• 2.3 浮點(diǎn)數(shù)的規(guī)格化

• 2.3 基數(shù)為2的原碼尾數(shù)規(guī)格化形式

• 2.3 IEEE754標(biāo)準(zhǔn)（一）（練習(xí)必做）

• 2.3 IEEE754標(biāo)準(zhǔn)（二）

• 2.3 浮點(diǎn)數(shù)的加減運(yùn)算與定點(diǎn)區(qū)別

• 2.3 C語言中的浮點(diǎn)數(shù)以及類型轉(zhuǎn)換

• 2.3 數(shù)據(jù)的大小端和對(duì)齊存儲(chǔ)

三、存儲(chǔ)器系統(tǒng)

• 3.1 存儲(chǔ)器的分類

• 3.1 存儲(chǔ)器的主要性能指標(biāo)

• 3.1 存儲(chǔ)器的層次結(jié)構(gòu)

• 3.2 按存儲(chǔ)介質(zhì)分類

• 3.2 DRAM的工作原理

• 3.2 DRAMvsSRAM

• 3.2 芯片基本結(jié)構(gòu)以及譯碼驅(qū)動(dòng)方式

• 3.2 DRAM的刷新

• 3.2 DRAM的時(shí)序信號(hào)

• 3.2 ROM和SDRAM

• 3.3 位擴(kuò)展法

• 3.3 字?jǐn)U展（線選法）

• 3.3 字?jǐn)U展（譯碼器法）

• 3.3 字位擴(kuò)展

• 3.3 雙端口存儲(chǔ)器

• 3.3 內(nèi)存條與并行訪問存儲(chǔ)器

• 3.3 交叉訪問存儲(chǔ)器

• 3.3 多體交叉存儲(chǔ)器的作用

• 3.3 低位交叉存儲(chǔ)器的啟動(dòng)方式

• 3.3 字位擴(kuò)展與并行技術(shù)總結(jié)

• 3.4 磁盤簡(jiǎn)介以及磁盤讀寫過程

• 3.4 磁盤存儲(chǔ)器的性能指標(biāo)

• 3.4 磁盤其他部分以及地址結(jié)構(gòu)

• 3.4 磁盤陣列

• 3.4 固態(tài)硬盤

• 3.5 程序訪問的局部性原理

• 3.5 主存塊以及Cache塊

• 3.5 Cache塊的有效位

• 3.5 CPU如何訪問Cache以及平均訪問時(shí)間

• 3.5 直接映射

• 3.5 全相聯(lián)映射

• 3.5 組相聯(lián)映射以及總結(jié)（練習(xí)必做）

• 3.5 Cache替換算法

• 3.5 Cache的一致性維護(hù)策略

• 3.5 Cache分離與多級(jí)Cache

四、指令系統(tǒng)

• 4.1 指令的基本格式

• 4.1 按地址碼分類以及擴(kuò)展操作碼

• 4.1 操作碼類型和ISA

• 4.2 指令尋址

• 4.2 數(shù)據(jù)尋址（一）

• 4.2 數(shù)據(jù)尋址（二）（基址尋址）

• 4.2 變址尋址與相對(duì)尋址

• 4.2 堆棧尋址

• 4.2 其他數(shù)據(jù)尋址和尋址總結(jié)

• 4.3 x86寄存器基礎(chǔ)

• 4.3 匯編指令格式以及數(shù)據(jù)傳送指令

• 4.3 x86算邏運(yùn)算指令

• 4.3 X86控制流指令

• 4.3 常用語句的機(jī)器級(jí)表示

• 4.3 x86的過程調(diào)用

• 4.3 ATT格式以及Intel格式區(qū)別

• 4.3 MIPS架構(gòu)匯編指令

• 4.4 CISC和RISC的基本概念知識(shí)點(diǎn)

五、中央處理器（CPU）

• 5.1 指令的執(zhí)行過程

• 5.1 CPU的功能和基本結(jié)構(gòu)

• 5.2 一條一般指令的執(zhí)行流程

• 5.2 指令周期與機(jī)器周期+不同機(jī)器周期的數(shù)據(jù)流向

• 5.3 操作元件與狀態(tài)元件

• 5.3 三級(jí)時(shí)序系統(tǒng)與現(xiàn)代計(jì)算機(jī)的時(shí)鐘信號(hào)

• 5.3 微操作序列以及指令執(zhí)行方案

• 5.3 數(shù)據(jù)通路的基本結(jié)構(gòu)

• 5.4 簡(jiǎn)單的CPU模型

• 5.4 硬布線控制器的基本原理

• 5.4 硬布線控制器的設(shè)計(jì)流程

• 5.4 微程序控制器的基本原理和設(shè)計(jì)流程

• 5.4 微指令的編碼方式

• 5.4 微地址的形成方式以及微指令格式

• 5.5 中斷處理流程

• 5.5 中斷分類

• 5.6 初識(shí)MIPS指令流水線

• 5.6 指令流水線的性能指標(biāo)

• 5.6 MIPS五段式流水線數(shù)據(jù)通路（偏難）

• 5.6 流水線常用指令以及l(fā)w指令執(zhí)行分析

• 5.6 其他常用指令分析以及總結(jié)

• 5.6 資源（結(jié)構(gòu)）相關(guān)與數(shù)據(jù)相關(guān)

• 5.6 控制相關(guān)

• 5.6 超流水線以及多發(fā)射技術(shù)

六、總線系統(tǒng)

• 6.1 基本概念

• 6.1 總線分類

• 6.1 總線結(jié)構(gòu) | 性能指標(biāo) | 主從設(shè)備

• 6.2 總線事務(wù)和傳送方式

• 6.2 同步定時(shí)方式與異步定時(shí)方式

• 6.2 半同步以及分離式

• 6.2 同步異步串行通信

七、輸入輸出（I/O）系統(tǒng)

• 7.2 IO系統(tǒng)與IO接口基本結(jié)構(gòu)

• 7.2 IO接口基本功能以及編址方式

• 7.3 程序查詢方式

• 7.3 程序中斷方式

• 7.3 DMA方式

• 7.3 DMA傳送方式以及DMA特點(diǎn)

• 7.3 中斷復(fù)習(xí)以及中斷控制器

• 7.3 響應(yīng)優(yōu)先級(jí)以及處理優(yōu)先級(jí)

• 7.3 優(yōu)先級(jí)例題

• 7.3 中斷響應(yīng)以及中斷識(shí)別