- 1.1.1]--Video0101-數(shù)字信號描述方法
- [1.2.1]--Video0102-數(shù)制
- [1.2.2]--Video0103-二-十進(jìn)制數(shù)轉(zhuǎn)換
- [1.2.3]--Video0104-其他進(jìn)制數(shù)轉(zhuǎn)換
- 005 1.3 二進(jìn)制數(shù)的算術(shù)運(yùn)算 (1)
- 006 1.3 二進(jìn)制數(shù)的算術(shù)運(yùn)算 (2)
- 007 1.3 二進(jìn)制數(shù)的算術(shù)運(yùn)算 (3)
- 008 1.3 二進(jìn)制數(shù)的算術(shù)運(yùn)算 (4)
- 009 1.4 二進(jìn)制代碼 (1)
- 010 1.4 二進(jìn)制代碼 (2)
- 011 1.4 二進(jìn)制代碼 (3)
- 012 2.1 邏輯代數(shù)簡介
- 013 2.2 邏輯運(yùn)算和集成邏輯門簡介 (1)
- 014 2.2 邏輯運(yùn)算和集成邏輯門簡介 (2)
- 015 2.2 邏輯運(yùn)算和集成邏輯門簡介 (3)
- 016 2.2 邏輯運(yùn)算和集成邏輯門簡介 (4)
- 017 2.3 邏輯代數(shù)的基本定理和規(guī)則 (1)
- 018 2.3 邏輯代數(shù)的基本定理和規(guī)則 (2)
- 019 2.4 邏輯函數(shù)及其表示方法
- 020 2.5 邏輯函數(shù)的代數(shù)化簡法 (1)
- 021 2.5 邏輯函數(shù)的代數(shù)化簡法 (2)
- 022 2.5 邏輯函數(shù)的代數(shù)化簡法 (3)
- 023 2.6 邏輯函數(shù)的卡諾圖化簡法 (1)
- 024 2.6 邏輯函數(shù)的卡諾圖化簡法 (2)
- 025 2.6 邏輯函數(shù)的卡諾圖化簡法 (3)
- 026 2.6 邏輯函數(shù)的卡諾圖化簡法 (4)
- 027 2.6 邏輯函數(shù)的卡諾圖化簡法 (5)
- 028 2.6 邏輯函數(shù)的卡諾圖化簡法 (6)
- 029 2.7 邏輯門的等效符號及其應(yīng)用
- 030 3.1 組合邏輯電路的分析
- 031 3.2 組合邏輯電路的設(shè)計(jì) (1)
- 032 3.2 組合邏輯電路的設(shè)計(jì) (2)
- 033 3.3 組合邏輯電路中的競爭冒險(xiǎn)
- 034 3.4 編碼器 (1)
- 035 3.4 編碼器 (2)
- 036 3.5 譯碼器 (1)
- 037 3.5 譯碼器 (2)
- 038 3.5 譯碼器 (3)
- 039 3.5 譯碼器 (4)
- 040 3.5 譯碼器 (5)
- 041 3.6 數(shù)據(jù)分配器與數(shù)據(jù)選擇器 (1)
- 042 3.6 數(shù)據(jù)分配器與數(shù)據(jù)選擇器 (2)
- 043 3.6 數(shù)據(jù)分配器與數(shù)據(jù)選擇器 (3)
- 044 3.7 數(shù)值比較器與加法運(yùn)算電路 (1)
- 045 3.7 數(shù)值比較器與加法運(yùn)算電路 (2)
- 046 3.7 數(shù)值比較器與加法運(yùn)算電路 (3)
- 047 3.7 數(shù)值比較器與加法運(yùn)算電路 (4)
- 048 4.1 概述
- 049 4.2 SR鎖存器 (1)
- 050 4.2 SR鎖存器 (2)
- 051 4.2 SR鎖存器 (3)
- 052 4.2 SR鎖存器 (4)
- 053 4.3 D鎖存器 (1)
- 054 4.3 D鎖存器 (2)
- 055 4.4 主從D觸發(fā)器 (1)
- 056 4.4 主從D觸發(fā)器 (2)
- 057 4.4 主從D觸發(fā)器 (3)
- 058 4.4 主從D觸發(fā)器 (4)
- 059 4.5 維持阻塞D觸發(fā)器
- 060 4.6 觸發(fā)器的邏輯功能 (1)
- 061 4.6 觸發(fā)器的邏輯功能 (2)
- 062 4.6 觸發(fā)器的邏輯功能 (3)
- 063 5.1 時(shí)序邏輯電路的基本概念 (1)
- 064 5.1 時(shí)序邏輯電路的基本概念 (2)
- 065 5.2 同步時(shí)序邏輯電路的分析(1)
- 066 5.2 同步時(shí)序邏輯電路的分析 (2)
- 067 5.3 同步時(shí)序邏輯電路的設(shè)計(jì) (1)
- 068 5.3 同步時(shí)序邏輯電路的設(shè)計(jì) (2)
- 069 5.4 異步時(shí)序邏輯電路的分析
- 070 5.5 寄存器和移位寄存器
- 071 5.6 計(jì)數(shù)器概念及異步二進(jìn)制計(jì)數(shù)器
- 072 5.7 同步二進(jìn)制計(jì)數(shù)器
- 073 5.8 集成計(jì)數(shù)器應(yīng)用
- 074 5.9 其他計(jì)數(shù)器
- 075 6.1 Verilog HDL程序的基本結(jié)構(gòu)(第1~3章學(xué)完后,可以先學(xué)習(xí)6.1~6 (1)
- 076 6.1 Verilog HDL程序的基本結(jié)構(gòu)(第1~3章學(xué)完后,可以先學(xué)習(xí)6.1~6 (2)
- 077 6.2 Verilog HDL基本語法規(guī)則 (1)
- 078 6.2 Verilog HDL基本語法規(guī)則 (2)
- 079 6.3 Verilog HDL結(jié)構(gòu)級建模
- 080 6.4 Verilog HDL數(shù)據(jù)流建模 (1)
- 081 6.4 Verilog HDL數(shù)據(jù)流建模 (2)
- 082 6.5 組合邏輯電路的行為級建模
- 083 6.6 分層次的電路設(shè)計(jì)方法
- 084 6.7 D觸發(fā)器與寄存器的行為級建模(第4~5章學(xué)完后,再學(xué)習(xí)6.7~6 (1)
- 085 6.7 D觸發(fā)器與寄存器的行為級建模(第4~5章學(xué)完后,再學(xué)習(xí)6.7~6 (2)
- 086 6.8 計(jì)數(shù)器與有限狀態(tài)機(jī)的行為級建模 (1)
- 087 6.8 計(jì)數(shù)器與有限狀態(tài)機(jī)的行為級建模 (2)
- 088 6.9 四位顯示器的動態(tài)掃描控制電路設(shè)計(jì)
- 089 6.10 測試代碼的編寫與 ModelSim 功能仿真簡介 (1)
- 090 6.10 測試代碼的編寫與 ModelSim 功能仿真簡介 (2)
- 091 6.10 測試代碼的編寫與 ModelSim 功能仿真簡介 (3)
- 092 6.11 常用的系統(tǒng)任務(wù)和系統(tǒng)函數(shù)
- 093 7.1 邏輯門電路簡介
- 094 7.2 MOS管及其開關(guān)特性
- 095 7.3 基本CMOS邏輯門電路 (1)
- 096 7.3 基本CMOS邏輯門電路 (2)
- 097 7.4 CMOS邏輯門電路的不同輸出結(jié)構(gòu)
- 098 7.5 CMOS邏輯門的主要參數(shù)
- 099 7.6 類NMOS和BiCMOS邏輯門
- 100 7.7 BJT開關(guān)電路(選學(xué))
- 101 7.8 TTL反相器(選學(xué))
- 102 7.9 其它TTL門電路(選學(xué))
- 103 7.10 抗飽和TTL門電路(選學(xué))
- 104 7.11 邏輯使用中的幾個實(shí)際問題
- 105 8.1 半導(dǎo)體存儲器概述和分類
- 106 8.2 ROM的結(jié)構(gòu)和工作原理
- 107 8.3 可編程ROM簡介
- 108 8.4 ROM應(yīng)用舉例
- 109 8.5 RAM的結(jié)構(gòu)和工作原理
- 110 8.6 SRAM的讀寫操作定時(shí)圖
- 111 8.7 同步SRAM、FIFO存儲器及雙口存儲器簡介
- 112 8.8 存儲容量的擴(kuò)展、RAM應(yīng)用舉例及本章小結(jié) (1)
- 113 8.8 存儲容量的擴(kuò)展、RAM應(yīng)用舉例及本章小結(jié) (2)
- 114 9.1 可編程邏輯器件概述 (1)
- 115 9.1 可編程邏輯器件概述 (2)
- 116 9.2 可編程邏輯陣列PLA和可編程陣列邏輯PAL
- 117 9.3 通用陣列邏輯器件GAL
- 118 9.4 CPLD基本結(jié)構(gòu)簡介
- 119 9.5 現(xiàn)場可編程門陣列FPGA (1)
- 120 9.5 現(xiàn)場可編程門陣列FPGA (2)
- 121 9.6 可編程邏輯器件開發(fā)過程簡介與本章小結(jié)
- 122 附1 基于Xilinx Vivado軟件的FPGA開發(fā)過程 (1)
- 123 附1 基于Xilinx Vivado軟件的FPGA開發(fā)過程 (2)
- 124 附1 基于Xilinx Vivado軟件的FPGA開發(fā)過程 (3)
- 125 附2 基于IP核的計(jì)數(shù)器電路設(shè)計(jì) (1)
- 126 附2 基于IP核的計(jì)數(shù)器電路設(shè)計(jì) (2)
- 127 10.1 單穩(wěn)態(tài)觸發(fā)器 (1)
- 128 10.1 單穩(wěn)態(tài)觸發(fā)器 (2)
- 129 10.1 單穩(wěn)態(tài)觸發(fā)器 (3)
- 130 10.2 施密特觸發(fā)器 (1)
- 131 10.2 施密特觸發(fā)器 (2)
- 132 10.2 施密特觸發(fā)器 (3)
- 133 10.3 多諧振蕩器 (1)
- 134 10.3 多諧振蕩器 (2)
- 135 10.3 多諧振蕩器 (3)
- 136 10.4 555定時(shí)器及其應(yīng)用(選學(xué)) (1)
- 137 10.4 555定時(shí)器及其應(yīng)用(選學(xué)) (2)
- 138 10.4 555定時(shí)器及其應(yīng)用(選學(xué)) (3)
- 139 11.1 權(quán)電阻網(wǎng)絡(luò)DA轉(zhuǎn)換器
- 140 11.2 倒T形電阻網(wǎng)絡(luò)DA轉(zhuǎn)換器
- 141 11.3 DA轉(zhuǎn)換器的輸出方式
- 142 11.4 DA轉(zhuǎn)換器的主要技術(shù)指標(biāo)
- 143 11.5 AD轉(zhuǎn)換的一般工作過程
- 144 11.6 并行比較型AD轉(zhuǎn)換器
- 145 11.7 逐次比較型AD轉(zhuǎn)換器
- 146 11.8 雙積分式AD轉(zhuǎn)換器
- 147 11.9 AD轉(zhuǎn)換器的主要技術(shù)指標(biāo)
數(shù)字電子技術(shù)基礎(chǔ)是數(shù)字系統(tǒng)設(shè)計(jì)的入門課程,也是電氣、電子信息類相關(guān)學(xué)科各專業(yè)的一門主要技術(shù)基礎(chǔ)課程,有很強(qiáng)的實(shí)踐性和工程應(yīng)用背景。
(一)課程性質(zhì)
《數(shù)字電子技術(shù)基礎(chǔ)》是電子信息工程、通信工程、電氣工程及其自動化專業(yè)教 學(xué)中的一門重要專業(yè)基礎(chǔ)課,在教學(xué)計(jì)劃中占有重要地位和作用,本課程的教學(xué)目的 是使學(xué)生掌握數(shù)字電子技術(shù)的基本理論知識,通過本課程的學(xué)習(xí),應(yīng)使學(xué)生具有看懂 簡單數(shù)字裝置邏輯圖的能力,具有查閱集成電路產(chǎn)品手冊的能力,具有分析和設(shè)計(jì)簡 單數(shù)字電路的能力。全面培養(yǎng)學(xué)生解決數(shù)字電路實(shí)際問題的能力、為后續(xù)課程的學(xué)習(xí) 打下扎實(shí)的理論基礎(chǔ)和必要的實(shí)踐技能基礎(chǔ)。本課程的先修課程有:《電路分析》、《模 擬電子技術(shù)基礎(chǔ)》等;后續(xù)課程有:《通信原理》、《DSP 原理與應(yīng)用》等。
通過本課程的學(xué)習(xí),可以加深對相關(guān)理論的深刻理解,提高分析和評估數(shù)字電路與系統(tǒng)的能力,掌握利用新技術(shù)設(shè)計(jì)標(biāo)準(zhǔn)集成電路和高密度可編程邏輯器件構(gòu)成數(shù)字系統(tǒng)的能力,培養(yǎng)學(xué)生發(fā)現(xiàn)問題、解決問題、評估問題的工程實(shí)踐能力,為進(jìn)一步學(xué)習(xí)各種超大規(guī)模集成電路的系統(tǒng)打下良好基礎(chǔ)。
